如果您希望可以时常见面，欢迎标星收藏哦~

几十年来，半导体行业一直在寻找替代存储器技术，以填补传统高性能计算系统中计算系统主存储器动态随机存取存储器 和系统存储介质 NAND 闪存之间的空白架构。

这种替代存储器在密度和成本方面应优于 DRAM，同时访问速度比 NAND 闪存快得多。最近，生成型人工智能等数据密集型应用的激增推动了对这些存储器的需求，这些应用需要快速访问大量数据。

1-PCM/1-OTS 设备:中间解决方案

2015 年左右，答案来自一种名为 3D XPoint 的新型非易失性存储器技术，该技术将相变存储器 单元排列在字线和位线的“交叉点”处。PCM 存储单元由硫族化物“相变”材料制成，例如夹在两个电极之间的碲化锗锑 (GeSbTe)。该材料可以快速、可逆地在高导电结晶相和低导电非晶相之间切换，并利用这种电阻对比来存储信息。

每个 PCM 存储单元都与选择器器件串联，需要该选择器器件来寻址/选择阵列中的存储单元以进行编程和读取操作，并避免与相邻单元相互作用。虽然以前版本的 PCM 使用晶体管作为选择器器件，但 3D XPoint 存储器制造商采用了不同的方法:他们使用所谓的 ovonic 阈值开关 器件，该器件由与 PCM 位单元相同的材料(硫属化物)制成本身。

从 2017 年起，该技术以 Optane 品牌作为商业产品提供。虽然第一代是在 DRAM-NAND 差距的 NAND 侧推出的，但后来的一代则被推向 DRAM 侧。这一举措得益于同时引入的双倍数据速率 内存接口，提供了急需的 PCM 内存和内存控制器之间数据传输速度和带宽的提高。

尽管性能有所提高，但该技术仍难以提供所需的速度、功率和可靠性，并难以保持其在内存市场的地位。功率问题主要源于切换 PCM 位单元所需的高电流。但也存在与尺寸和成本相关的限制。主要瓶颈之一来自器件架构本身——位单元和 OTS 选择器器件的“串行”组合。

首先考虑到，1-PCM/1-OTS 在成本和面积方面优于 DRAM，这得益于将存储器阵列堆叠在外围电路顶部的能力。然而，当通过缩放位单元和堆叠多个交叉点层来进一步增加密度时，这些好处就会逐渐消失。

与 PCM 位单元串联的附加选择器器件的存在将导致高纵横比结构，并在每个堆叠的 2D 平面层中引发昂贵的光刻和图案化步骤。更不用说以真正的 3D 设备为目标时复杂性的增加，其中 PCM 和 OTS 材料通过保形沉积以类似 3D-NAND 的方式安装在垂直“墙壁”上。2022年，该产品退出市场。

OTS选择器:它在交叉点数组中的作用和操作

当电阻型存储器排列在交叉点阵列中时，存储单元的读取和写入理想情况下仅发生在所选单元上，而其余单元不受影响。然而，实际上，在内存操作期间，潜行电流会流经未选择的单元，从而降低选择性并导致错误的信息检索。

因此，选择器器件与每个电阻存储元件串联。它们的作用是寻址(或选择)存储位单元以进行编程/读取并抑制不需要的潜行电流。

Ovonic 阈值开关 器件可以成为基于晶体管的选择器的良好替代品。OTS 器件以斯坦福·奥夫辛斯基 (Stanford Ovshinsky) 命名，他在 20 世纪 60 年代末发现了各种非晶硫属化物材料中的可逆电开关现象。大约 50 年后，对这些材料的兴趣导致了 OTS 选择器的开发，这是一种夹在两个金属电极之间的 OTS 材料。

当施加的电压超过特定阈值电压 时，OTS 材料的电阻率会快速下降，从而产生高电流。该电流 (I on ) 用于编程和读取串联连接的存储单元。阵列中的其他器件被偏置，使得电压仅为阈值电压的一半。在此电压下，(泄漏)电流(或 I off)极低(由于 OTS 行为)，这可以防止相邻单元的意外编程。

与基于晶体管的解决方案相比，OTS 选择器具有多种优势。与三端器件晶体管不同，OTS 器件是两端器件。这大大节省了面积并实现了更高的密度。OTS 设备的制造成本也较低。此外，OTS 材料表现出高非线性，从而实现高选择性。

此外，它们具有较大的驱动电流，可以高速运行，并且具有足够高的耐久性。它们通过堆叠 2D 平面阵列或启用真正的 3D 解决方案来实现 3D 兼容解决方案。

得益于过去为实现连续几代基于 1-PCM/1-OTS 的 Optane 内存所做的努力，OTS 选择器的性能和可扩展性多年来得到了很大的提高。2015 年，imec 开始研究和开发 OTS 选择器的改进版本。例如，设计材料堆栈以增强性能和稳定性、开发新工艺流程、探索 3D 集成路线以及检查底层物理机制。

转折点:OTS 设备中记忆效应的观察

在试图确定 OTS 选择器中的切换机制时，imec 的研究人员观察到了一个有趣的现象。当施加特定极性的电压脉冲时，他们观察到，如果前一个脉冲具有相反的极性，则 OTS 器件的阈值电压会发生明显变化。

换句话说，阈值电压似乎会“记住”前一个脉冲的极性，即使在几个小时之后也是如此。这一发现为开发“仅限 OTS 的存储器”打开了大门，这种存储器利用极性引起的阈值电压变化来存储和读取信息。这个概念的美妙之处？这个单个元件可以充当交叉点架构中的存储器和选择器。

这种新的内存技术有可能克服 1-PCM/1-OTS 内存的一些限制。仅使用一种材料系统进行选择和存储，使这些设备更易于制造和集成，从而有利于成本和密度，尤其是在 3D 配置中。此外，写入设备所需的电流有望远低于切换 PCM 单元所需的电流，从而产生更节能的存储技术。

Imec 于 2021 年第一个公开报告基于 SiGeAsTe 的 OTS 器件中的这种记忆效应。经过更广泛的工作，一种替代的基于 Se 的材料系统实现了 1 V 的实际可用记忆窗口，该窗口由阈值电压的变化定义。

与此同时，其他研究小组也开始报告类似的观察结果，使用各种名称来描述记忆:纯OTS记忆、自选择记忆、自纠正记忆或无选择器记忆。这也导致最近的 2023 年 IEDM 会议上的贡献数量增加，表明半导体社区对这种前景光明的 OTS-only 内存技术越来越感兴趣。

使 OTS-only 内存技术适用于 CXL 内存

几年前，通过引入计算快速链路 互连，进一步支持将内存技术引入 DRAM-NAND 差距的 DRAM 侧。这种开放式行业标准互连可在高性能计算应用中的内存和处理器之间提供低延迟和高带宽连接。它还为 DRAM-NAND 领域的存储器类别带来了一个新名称:CXL 存储器。

虽然 OTS 器件已针对选择器应用进行了优化，但对该技术提出了新的要求，以使其适合作为 CXL 存储器。面临的挑战是找到耐用性、保留时间和功耗之间的最佳权衡。对于 CXL 型应用，功耗和耐用性(目标是失效前至少 10 12 个写入/读取周期)是最关键的参数，同时在保留率方面允许做出一些妥协。

保留时间决定了内存在不刷新的情况下可以保持明确状态的时间长度。对于 CXL 型应用，保留几个小时或几天就足够了。这意味着存储的信息必须定期刷新，但刷新频率低于“泄漏”DRAM 设备。

Imec 的 OTS-only 存储器件由夹在碳基底部和顶部电极之间的 SiGeAsSe OTS 材料系统制成。这些器件采用 300 毫米晶圆制造，可扩展且易于制造和集成。它们具有 gt;10 8 个周期的耐用性、确保低延迟的快速读/写操作以及 lt;15 μA 的超低写入电流(即 lt;0.6 MA/cm 2)。

与典型的 PCM 设备相比，后者的能耗降低了约 10 倍。凭借半偏置非线性NL 1/2 ~10 4，提供了良好的选择性，在存储器模式下操作时也是如此。极性引起的电压变化会随着时间的推移而持续存在，从而实现合理的保留时间。该存储器可以在正读取极性和负读取极性下运行，分别显示约 1 V 和 0.5 V 的存储器窗口。

材料研究通往 3D 集成的途径

上述结果凸显了仅 OTS 存储器在 CXL 应用中的潜力。因此，imec 确定了进一步研究的关键方向，以推动这些设备走向工业化。

出于多种原因需要进行材料研究。首先，目前的OTS材料系统含有As和Se等有毒且不环保的元素。因此，寻找性能与现有 OTS 材料一样好甚至更好的替代环保材料系统是当务之急。

其次，需要优化材料和器件设计来提高可靠性，以进一步将耐用性提高到gt;10 12并降低电池之间的变异性。此外，观察到阈值电压会随时间漂移，从而导致周期间的变化并影响保留时间。

可靠性的提高与对决定纯 OTS 存储器极性效应的物理机制的基本理解密切相关。到目前为止，这一机制尚不完全清楚。了解导致阈值电压漂移的原因对于解释和预测观察到的故障以及识别限制器件性能的基本权衡至关重要。

最后，imec 正在探索实现真正 3D 集成的路线，这将需要提高下一代计算系统架构的存储位单元的密度。

点这里加关注，锁定更多原创内容

今天是《半导体行业观察》为您分享的第3706期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID:icbank

喜欢我们的内容就点“在看”分享给小伙伴哦

郑重声明：此文内容为本网站转载企业宣传资讯，目的在于传播更多信息，与本站立场无关。仅供读者参考，并请自行核实相关内容。